MachXO Crossover Programmable Logic Devices

Układy CPLD Lattice MachXO 

Lattice MachXO – dzięki trwałej pamięci, niskiemu kosztowi i połączeniu funkcjonalności CPLD i FPGA, rodzina ta dostarcza rozwiązań dla aplikacji wykorzystujących dużą liczbę wyprowadzeń takich, jak mostki magistrali, interfejsy magistrali czy logiki sterującej - zadań, które tradycyjnie zaimplementowane były w układach CPLD lub małych FPGA. Dodatkowo MachXO zawierają pętle PLL i wbudowaną pamięć, obok standardowych właściwości CPLD.

Cechy:

• Nieulotne i rekonfigurowalne:
  

• gotowe do pracy w mniej niż 1ms,
• jednoukładowe, bez zewnętrznej pamięci konfiguracyjnej,
• bardzo dobre bezpieczeństwo projektu, brak strumienia bitów możliwego do przechwycenia.

• Szybkość do 3,5 ns pomiędzy wyprowadzeniami.
• Dostępne w różnych wersjach temperaturowych: komercyjnych, przemysłowych i samochodowych (AEC-Q100).
• Technologia TransFR™ umożliwia łatwą aktualizację oprogramowania w systemie.
• Elestyczna architektura LUT:

• od 256 do 2280 komórek LUT4,
• od 73 do 271 wyprowadzeń I/O w wielu obudowach,
• ułatwiona migracja pomiędzy wersjami.

• Pamięć wbudowana i rozproszona:

• do 27,6 K-bitów 'sysMEM Embedded Block RAM',
• zawiera logikę sterującą FIFO,
• do 7,7 K-bitów rozproszonej pamięci RAM.

• Programowalne bufory sysIO™ umożliwiają obsługę wielu interfejsów:

• LVCMOS 3.3/2.5/1.8/1.5/1.2
• LVTTL
• PCI*
• LVDS*, Bus-LVDS*, LVPECL*, RSDS*

• Pętle PLL sysCLOCK:

• do dwóch analogowych pętli PLL w układzie,
• mnożenie, dzielenie zegara, przesuwanie w fazie.

• Tryb uśpienia redukuje zużycie prądu do <100µA.

• Rozwiązania systemowe:

• IEEE 1149.1 Boundary Scan,
• wewnętrzny oscylator 20MHz do konfiguracji i dla użytkownika,
• praca z zasilania  3,3V, 2,5V, 1,8V lub 1,2V.

* Tylko w układach MachXO1200 i 2280.

Bezpośredni kontakt Lattice: